DSP开发工具
  DEC系列
  FPGA系列
  大学计划
  项目承接
  技术支持
  IC业务
首页 > FPGA系列
 

System Generator for DSP

DSP建模 在Simulink内,利用包含信号处理(如FIR滤波器、FFT)、纠错(如Viterbi 解 码器、Reed-Solomon 编码器/解码器)、算法、存储器(如FIFO、RAM、ROM)及数 字逻辑功能的Xilinx 模块集可轻松建立并调试高性能DSP系统。 Xilinx模块集提供的模块 可以使您导入MATLAB功能(如创建控制电路)及HDL模块(System Generator 提供到 Mentor Graphics公司推出的ModelSim的HDL协仿真接口和Xilinx ISE仿真器)。

Simulink的VHDL或Verilog的自动代码生成。 Xilinx模块集实现行为(RTL)生成与对 象明确的Xilinx IP核。 同样,具有有限的(但有用的)在MATLAB中写入生成RTL功能的能 力。 “黑盒子”HDL 模块作为大型设计的一部分提供。

硬件协仿真:创建“FPGA在环(FPGA-in-the-loop)”仿真对象是代码生成选项,允许您 验证工作硬件并加速Simulink与MATLAB中的仿真。 System Generator 支持以太网 (10/100/千兆位)、PCI、Cardbus及硬件平台与Simulink间的JTAG 通信。

嵌入式系统的硬件/软件协设计:为Xilinx MicroBlaze 32位RISC处理器建立和调试DSP协处理器。System Generator提供了HW/SW 接口的共享存储器提取功能,自动生成DSP协处理器、总线接口逻辑、软件驱动器及使用协处理器的软件技术文档。

 
 

Copyright -2007 合众达电子 版权所有 mialto:webmaster@seeddsp.com
技术支持:support@seeddsp.com 销售:sales@seeddsp.com

京ICP备06046229